// 非门
module top_module( input in, output out );

    // !逻辑非，~按位取反，当信号为1bit时两个操作等效
    assign out = ~in;

endmodule
